提问

分类 'FPGA' 的近期问答

0 投票
1 回答
FPGA设计中亚稳态现象有哪些常见措施？
最新回答 5 天前 | 分类:FPGA | 用户: 牛人 (560 分)
0 投票
0 回答
FPGA设计中有符号数、无符号数的区别
最新提问 6 天前 | 分类:FPGA | 用户: Mason (180 分)
0 投票
0 回答
使用VU440 GTH_PMA，自己的PCS，发现从PMA收到数据有误码
最新提问 5月 7 分类:FPGA | 用户: 布丁爱好者 (370 分)
0 投票
1 回答
普通IO引脚约束为时钟计时错
最新回答 4月 30 分类:FPGA | 用户: 嵌入式系统开发 (220 分)
0 投票
1 回答
FPGA里面的代码有办法读取出来吗
最新回答 4月 30 分类:FPGA | 用户: 嵌入式系统开发 (220 分)
0 投票
1 回答
Vivado Schematic可以直接定位到source code吗？
最新回答 4月 30 分类:FPGA | 用户: 牛人 (560 分)
0 投票
1 回答
Vivado Schematic中的实线和虚线有什么区别？
最新回答 4月 30 分类:FPGA | 用户: 牛人 (560 分)
0 投票
0 回答
使用vivado综合时，报 Warning，在vivado环境中具体怎么操作?
最新提问 4月 28 分类:FPGA | 用户: 布丁爱好者 (370 分)
0 投票
1 回答
Vitis Unified IDE 2023.2：R5 FSBL 超时错误
最新回答 4月 25 分类:FPGA | 用户: 牛人 (560 分)
0 投票
1 回答
Xilinx 板卡F20和F12板卡中的USB3.0有什么区别？
最新回答 4月 25 分类:FPGA | 用户: 牛人 (560 分)
0 投票
0 回答
请教大佬，Rtl时序能过，变成网表后时序很差，这个是什么导致的
最新提问 4月 24 分类:FPGA | 用户: Henry312 (280 分)
0 投票
1 回答
FPGA中如何对寄存器类型做初始化？
最新回答 4月 24 分类:FPGA | 用户: 牛人 (560 分)
0 投票
1 回答
FPGA中的Bank和Clock Region有什么关系？
最新回答 4月 24 分类:FPGA | 用户: 牛人 (560 分)
查看更多请点击 查看本类问题
欢迎来到 问答社区 ，有什么不懂的可以尽管在这里提问，你将会收到社区其他成员的回答。
分类 'FPGA' 的近期问答
...