Henry312 的提问

0 投票

0 回答

请教下各位，vivado中edf网表文件是不是可以直接仿真呢？

最新提问 7月 9 分类:FPGA |

0 投票

1 回答

ZYNQ启动配置流程是怎样的？

最新提问 6月 13 分类:FPGA |

0 投票

1 回答

安装Vivado 2017.4后，打开软件出现如下图“应用程序无法正常启动（0xc000007b）”错误

最新提问 5月 21 分类:FPGA |

0 投票

1 回答

FPGA设计中亚稳态现象有哪些常见措施？

最新提问 5月 10 分类:FPGA |

0 投票

1 回答

Vivado Schematic可以直接定位到source code吗？

最新提问 4月 28 分类:FPGA |

0 投票

1 回答

Vivado Schematic中的实线和虚线有什么区别？

最新提问 4月 28 分类:FPGA |

0 投票

0 回答

请教大佬，Rtl时序能过，变成网表后时序很差，这个是什么导致的

最新提问 4月 24 分类:FPGA |

0 投票

0 回答

vivado仿真的时候波形上没有数据，大家有没有遇到，是怎么解决的？

最新提问 4月 24 分类:FPGA |

0 投票

1 回答

谁了解XILINX EK-U1-ZCU208-V1-G

最新提问 4月 22 分类:FPGA |

0 投票

1 回答

Vivado的ROM IP中添加的初始化文件coe，IP生成时指定，后面如果更新了coe文件，IP会自动更新吗？

最新提问 4月 22 分类:FPGA |

...