登录
记住
注册
创新网问答
问题
热门!
未回答
标签
分类
用户
提问
用户 Daniel_lp
墙
近期动态
所有问题
所有回答
提问
Daniel_lp 的回答
0
投票
Vitis 2023.2移植到 Vitis Unified 流程发生时序问题
最新回答
7月 11, 2024
分类:
FPGA
|
vitis
时序
0
投票
Xilinx XDMA驱动如何修改描述符大小
最新回答
4月 23, 2024
分类:
FPGA
|
xdma
xilinx
0
投票
谁了解XILINX EK-U1-ZCU208-V1-G
最新回答
4月 22, 2024
分类:
FPGA
|
ek-u1-zcu208-v1-g
rfsoc
0
投票
logic level太大,在不修改该模块代码的前提下,如何进行优化?
最新回答
4月 22, 2024
分类:
FPGA
|
coe
0
投票
Vivado的ROM IP中添加的初始化文件coe,IP生成时指定,后面如果更新了coe文件,IP会自动更新吗?
最新回答
4月 22, 2024
分类:
FPGA
|
vivado
ip
欢迎来到 问答社区 ,有什么不懂的可以尽管在这里提问,你将会收到社区其他成员的回答。
...