Daniel_lp 的最新动态

1 回答

在FPGA上实现一个模块，求32个输入中的最大值和次大值

最新提问 9月 2 分类:FPGA |

1 回答

Vitis 2023.2移植到 Vitis Unified 流程发生时序问题

最新回答 7月 11 分类:FPGA |

1 回答

2024.1 Versal Yocto：VEK280 ES1 和 VHK158 ES1 使用 runqemu 命令启动失败

最新提问 6月 7 分类:FPGA |

1 回答

FPGA中如何对寄存器类型做初始化？

最新提问 4月 24 分类:FPGA |

1 回答

Xilinx XDMA驱动如何修改描述符大小

最新回答 4月 23 分类:FPGA |

1 回答

请教一个问题：两个RGMII接口不通过PHY芯片可以直连吗？

最新提问 4月 22 分类:FPGA |

1 回答

谁了解XILINX EK-U1-ZCU208-V1-G

最新回答 4月 22 分类:FPGA |

1 回答

logic level太大，在不修改该模块代码的前提下，如何进行优化？

最新回答 4月 22 分类:FPGA |

1 回答

Vivado的ROM IP中添加的初始化文件coe，IP生成时指定，后面如果更新了coe文件，IP会自动更新吗？

最新回答 4月 22 分类:FPGA |

...