FPGA 中最新问题

0 投票

0 回答

一文了解什么是双独立时钟FIFO

最新提问 5月 31 分类:FPGA | 用户: 嵌入式系统开发 (310 分)

0 投票

0 回答

请教下，大家用vivado的DDR4 IP时，使用默认列表外的DDR4，要自己制作一个custom part吗？

最新提问 5月 30 分类:FPGA | 用户: 微处理器侠 (180 分)

0 投票

1 回答

MLK Xilinx MPSOC 开发板GTR端支持接SGMII吗？

最新提问 5月 28 分类:FPGA | 用户: 甜甜圈 (220 分)

0 投票

1 回答

Versal 温度传感器的精度是多少？

最新提问 5月 28 分类:FPGA | 用户: 甜甜圈 (220 分)

0 投票

1 回答

Vivado从 2022.2 升级到 2023.2 后，模块参考丢失寻址功能

最新提问 5月 28 分类:FPGA | 用户: 快乐源泉 (180 分)

0 投票

1 回答

备份Vivado工程时，Archive Project后，备份文件很大，如何减小备份文件大小？

最新提问 5月 21 分类:FPGA | 用户: 布丁爱好者 (530 分)

0 投票

1 回答

Vivado 未使用的管脚如何约束？

最新提问 5月 21 分类:FPGA | 用户: 布丁爱好者 (530 分)

0 投票

1 回答

安装Vivado 2017.4后，打开软件出现如下图“应用程序无法正常启动（0xc000007b）”错误

最新提问 5月 21 分类:FPGA | 用户: Henry312 (340 分)

0 投票

1 回答

FPGA设计中亚稳态现象有哪些常见措施？

最新提问 5月 10 分类:FPGA | 用户: Henry312 (340 分)

0 投票

0 回答

FPGA设计中有符号数、无符号数的区别

最新提问 5月 9 分类:FPGA | 用户: Mason (410 分)

0 投票

1 回答

谈谈异步电路中的时钟同步处理方法

最新提问 5月 9 分类:FPGA | 用户: 布丁爱好者 (530 分)

0 投票

0 回答

同一个CAN网络上的两个不同节点，波特率为5K的情况，A节点能收到B节点的报文

最新提问 5月 7 分类:FPGA | 用户: 布丁爱好者 (530 分)

0 投票

0 回答

使用VU440 GTH_PMA，自己的PCS，发现从PMA收到数据有误码

最新提问 5月 7 分类:FPGA | 用户: 布丁爱好者 (530 分)

0 投票

1 回答

Vitis 2023.2 - 在 Ubuntu 18 系统上会报告错误消息：“not able to find readline library”

最新提问 5月 7 分类:FPGA | 用户: 大碗宽面 (200 分)

0 投票

1 回答

Vitis 2023.2 - 文件监视程序数量达到系统上限

最新提问 5月 7 分类:FPGA | 用户: 大碗宽面 (200 分)

0 投票

1 回答

Versal GTY/GTYP：如何复位 PRBS 周期计数器

最新提问 5月 7 分类:FPGA | 用户: Mason (410 分)

0 投票

1 回答

普通IO引脚约束为时钟计时错

最新提问 4月 30 分类:FPGA | 用户: Mason (410 分)

0 投票

1 回答

FPGA里面的代码有办法读取出来吗

最新提问 4月 30 分类:FPGA | 用户: 大碗宽面 (200 分)

0 投票

1 回答

Vivado Schematic可以直接定位到source code吗？

最新提问 4月 28 分类:FPGA | 用户: Henry312 (340 分)

0 投票

1 回答

Vivado Schematic中的实线和虚线有什么区别？

最新提问 4月 28 分类:FPGA | 用户: Henry312 (340 分)

页:

FPGA 中最新问题

...