FPGA 中最新问题

0 投票

1 回答

在FPGA上实现一个模块，求32个输入中的最大值和次大值

最新提问 9月 2, 2024 分类:FPGA | 用户: Daniel_lp (380 分)

0 投票

1 回答

Vitis 2023.2移植到 Vitis Unified 流程发生时序问题

最新提问 7月 11, 2024 分类:FPGA | 用户: 布丁爱好者 (530 分)

0 投票

0 回答

请教下各位，vivado中edf网表文件是不是可以直接仿真呢？

最新提问 7月 9, 2024 分类:FPGA | 用户: Henry312 (340 分)

0 投票

1 回答

如何在Vivado部分重配置流程中手动控制 PartPin 的布局？

最新提问 7月 9, 2024 分类:FPGA | 用户: 微处理器侠 (180 分)

0 投票

0 回答

请简述一下易灵思FPGA产品

最新提问 7月 8, 2024 分类:FPGA | 用户: 甜甜圈 (220 分)

0 投票

0 回答

有关verilog语言中assign的使用

最新提问 6月 26, 2024 分类:FPGA | 用户: 快乐源泉 (180 分)

0 投票

1 回答

请简单介绍一下Verilog和VHDL的基本语法和一些示例代码

最新提问 6月 26, 2024 分类:FPGA | 用户: 甜甜圈 (220 分)

0 投票

1 回答

Xilinx如何生成 sub block

最新提问 6月 13, 2024 分类:FPGA | 用户: 大碗宽面 (200 分)

0 投票

0 回答

使用vivado进行Block design操作步骤指南

最新提问 6月 13, 2024 分类:FPGA | 用户: 布丁爱好者 (530 分)

0 投票

1 回答

ZYNQ启动配置流程是怎样的？

最新提问 6月 13, 2024 分类:FPGA | 用户: Henry312 (340 分)

0 投票

1 回答

2024.1 Versal Yocto：VEK280 ES1 和 VHK158 ES1 使用 runqemu 命令启动失败

最新提问 6月 7, 2024 分类:FPGA | 用户: Daniel_lp (380 分)

0 投票

0 回答

Intel Quartus Prime软件进行FPGA管脚分配的详细步骤

最新提问 6月 6, 2024 分类:FPGA | 用户: 布丁爱好者 (530 分)

0 投票

1 回答

Quartus里如何添加自定义IP核？

最新提问 6月 6, 2024 分类:FPGA | 用户: 布丁爱好者 (530 分)

0 投票

0 回答

谈谈同步复位和异步复位？

最新提问 6月 5, 2024 分类:FPGA | 用户: 逻辑分析师 (160 分)

0 投票

0 回答

一些常见的FPGA编码风格建议

最新提问 6月 3, 2024 分类:FPGA | 用户: 快乐源泉 (180 分)

0 投票

0 回答

FPGA设计中不同设计方法的资源消耗对比

最新提问 6月 3, 2024 分类:FPGA | 用户: 快乐源泉 (180 分)

0 投票

0 回答

谈谈FPGA的竞争冒险和毛刺问题

最新提问 5月 31, 2024 分类:FPGA | 用户: 微处理器侠 (180 分)

0 投票

0 回答

lattice的ipexpress异常问题解决办法

最新提问 5月 31, 2024 分类:FPGA | 用户: 微处理器侠 (180 分)

0 投票

0 回答

CPLD资源占用率不能超过多少？

最新提问 5月 31, 2024 分类:FPGA | 用户: Mason (410 分)

+1 投票

0 回答

Altera FPGA仿真可以使用哪些仿真器？

最新提问 5月 31, 2024 分类:FPGA | 用户: 嵌入式系统开发 (310 分)

页:

FPGA 中最新问题

...