布局欠佳会影响 PR 流程中的设计(导致时序和/或布线问题)。
您可使用 HD.PARTPIN_RANGE 来手动布局 PartPin。
可以只在 RP Pblock 右侧的 SerDes 管脚上设置自定义范围。
例如:
set_property HD.PARTPIN_RANGE SLICE_X0Y0:SLICE_X1Y1 [get_pins <RP_cellName>/<serdes_pins>]
x0y0/x1y1 表示沿 Pblock 右侧的坐标。
PartPin 范围无需保持在 Pblock 范围内。
如需了解有关 HD.PARTPIN_RANGE 的更多详细信息,请复查《Vivado 部分重配置》(UG909) 并搜索 PARTPIN_RANGE。